Intel 將展示低耗電 80核心處理器

英特爾研究人員開發出全球首款效能達超級電腦等級的可編程化處理器 (programmable processor)。該晶片內含 80 顆核心 (core)，面積僅有指甲大小，而耗電低於現今多種家電產品。這是英特爾創新之兆等級 (Tera-scale) 運算研究專案的成果，其目標是為未來的個人電腦和伺服器提供每秒數兆次浮點運算 (Teraflops) 效能。英特爾將於本週在舊金山舉辦的積體固態線路會議 (Integrated Solid State Circuits Conference, ISSCC) 中，發表兆級浮點運算研究用晶片的細節。

兆等級的運算效能，搭配兆位元組 (terabytes) 資料的傳輸能力，將為能夠隨時上網的未來新型電腦扮演舉足輕重的角色。它可加強教育用途和協同運算等各種新型應用程式，並為個人電腦、伺服器和手持式裝置提供高畫質娛樂效果。以往只會出現在「星艦迷航記」(Star Trek) 等科幻影片裡的科技，像是人工智慧、即時視訊通訊、高逼真度遊戲、多媒體資料採擷 (data mining) 和即時語音辨識等，都將美夢成真。

英特爾目前並未計畫推出此款具有浮點運算功能核心的晶片。但兆等級研究對英特爾研發創新扮演著極為重要的角色，包括個別／特定處理器或核心功能、傳輸資料所需的晶片和晶片 (chip-to-chip) 以及晶片和電腦 (chip-to-computer) 之間的內部連接 (interconnect)，以及最重要的是如何設計軟體才能充分發揮出多處理器核心的效能。該兆級浮點運算研究用晶片可幫助英特爾瞭解新式矽晶片設計方法、高頻寬內部連接以及電源管理作法等重要技術。

英特爾資深院士暨技術長 Justin Rattner 表示：「英特爾研究人員達到了重要的里程碑，帶動多核心和平行運算效能。它指引我們邁向未來世界，支援兆級浮點運算的設計將會十分普及，並重塑我們對電腦在網路家庭與辦公室應用的期待。」

英特爾於 1996 年首度達到兆級浮點運算的效能。當時英特爾替美國山地亞 (Sandia) 國家實驗室製作了一台 ASCI Red 超級電腦，佔地超過 2,000 平方英呎，採用近一萬顆 Pentium® Pro 處理器，耗電量超過 500 千瓦。現在只要一顆多核心英特爾研究用晶片，就能達到同樣的效能。

該 80 核心研究用晶片除了提供效能以外，耗電量更僅需 62 瓦 – 比目前市面上多種單核心處理器還要低。

該顆晶片採用了創新的單元式設計，一個單元內即包含多個以類似鋪磚 (tile) 方式堆疊的小型核心，可以簡化多核心晶片設計。加上英特爾日前發展出製作未來電晶體的新材料，延續摩爾定律 (Moore's Law) 壽命，可提升將來生產內含數十億個電晶體之多核心處理器的效率。

兆級浮點運算晶片內也有通訊網路 (network-on-a-chip) 架構，在核心間提供超高頻寬通訊，晶片內部每秒可傳輸達上兆位元的資料。研究方向也包括開關個別核心的方法，用以在工作時只啟動所需要的核心，藉此降低耗電量。

未來兆等級研究的焦點包括建立立體記憶體堆疊 (3-D stacked memory to the chip) 於晶片中，以及開發以內含多個通用英特爾架構 (Intel® Architecture-based) 核心來製作之研究用原型晶片。目前英特爾的兆等級運算研究計畫包括上百個正在進行中的專案，探討其他架構、軟體和系統設計所面臨的挑戰。

英特爾將於 ISSCC 另行發表八篇論文，其中一篇以 Intel® Core™ 微架構 (micro-architecture) 為主題，包括採用該架構的雙核心和四核心處理器，涵蓋筆記型和桌上型與伺服器，以及使用 65 奈米和革命性 45 奈米製程。其他論文主題包括無線射頻辨識系統 (RFID) 讀取收發器晶片、行動運算用低耗電快取記憶體 (cache)、可程式化 (reconfigurable) 的 Viterbi 加速器、創新晶粒電源諧振抑制 (on-die supply resonance suppression) 線路、晶片相位雜訊測量 (on-chip phase-noise measurement)，以及各類型與熟化 (aging) 的可適性 (adaptive) 技術等。